Bizi takip edin
|
EN

MÜHENDİSLİK FAKÜLTESİ

Elektrik-Elektronik Mühendisliği

EEE 420 | Ders Tanıtım Bilgileri

Dersin Adı
HDL (Donanım Tasarım Dili) ile FPGA (Yerinde Programlanabilen Kapı Dizisi) Tasarımı
Kodu
Yarıyıl
Teori
(saat/hafta)
Uygulama/Lab
(saat/hafta)
Yerel Kredi
AKTS
EEE 420
Güz/Bahar
2
2
3
6

Ön-Koşul(lar)
Yok
Dersin Dili
İngilizce
Dersin Türü
Seçmeli
Dersin Düzeyi
Lisans
Dersin Veriliş Şekli -
Dersin Öğretim Yöntem ve Teknikleri Deney / Laboratuvar / Atölye uygulama
Dersin Koordinatörü
Öğretim Eleman(lar)ı
Yardımcı(ları) -
Dersin Amacı Bu ders sayısal sistemlerin VHDL kullanarak tasarımı ve FPGA üzerinde gerçeklenmesini kapsamaktadır. Bu ünite tasarım metodolojileri, donanım modellenmesi ve yüksek-seviyeli sentezleme üzerinde yoğunlaşmaktadır. Özellikle FPGA’ler üzerinde çalışan donanım gerçeklemelerinin tasarımı üzerinde durulacaktır. Ders kapsamında VHDL temelleri, sayısal tasarım pratikleri ve tasarımların denenmesi amaçlı test ortamları yazılması konuları bulunmaktadır
Öğrenme Çıktıları Bu dersi başarıyla tamamlayabilen öğrenciler;
  • Sayısal sistemlerin tasarımında gerekli teknikleri ve metotları uygular,
  • Sistem tasarımı için sayısal tasarım akışlarını açıklar,
  • HDL (Verilog veya VHDL) dilini betimler,
  • FPGA’leri kullanarak sayısal sistemleri tasarlar,
  • HDL ile karmaşık sayısal devreleri çözümlerler.
Ders Tanımı Tasarım Kavramları, Mantık Devrelerine Giriş, Teknoloji Gerçeklenmesi, FPGA’e Giriş, VHDL’e Giriş: Gerekenler, Mantık Fonksiyonlarının Eniyi Gerçeklenmesi, Sayısal Gösterim ve Aritmetik Devreler, Kombinasyonel Devrelerin Temel Blokları, FPGA’ler için Tasarım, Otomasyon ve Test

 



Dersin Kategorisi

Temel Ders
Uzmanlık/Alan Dersleri
X
Destek Dersleri
İletişim ve Yönetim Becerileri Dersleri
Aktarılabilir Beceri Dersleri

 

HAFTALIK KONULAR VE İLGİLİ ÖN HAZIRLIK ÇALIŞMALARI

Hafta Konular Ön Hazırlık
1 Tasarım Kavramları Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.1)
2 Mantık Devrelerine Giriş Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.2)
3 Teknoloji Gerçeklenmesi Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.3)
4 FPGA’e Giriş Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 2)
5 VHDL’e Giriş: Gerekenler Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 3)
6 VHDL’e Giriş: Gerekenler Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 3)
7 VHDL’e Giriş: Gerekenler Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 3)
8 Mantık Fonksiyonlarının Eniyi Gerçeklenmesi Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.4)
9 Mantık Fonksiyonlarının Eniyi Gerçeklenmesi Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.4)
10 Sayısal Gösterim ve Aritmetik Devreler Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.5)
11 Kombinasyonel Devrelerin Temel Blokları Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.5)
12 Kombinasyonel Devrelerin Temel Blokları Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.5)
13 FPGA’ler için Tasarım, Otomasyon ve Test Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 4)
14 FPGA’ler için Tasarım, Otomasyon ve Test Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 4)
15 Dönem Tekrarı
16 Dönem Tekrarı

 

Ders Kitabı

Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic

Önerilen Okumalar/Materyaller

Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson

 

DEĞERLENDİRME ÖLÇÜTLERİ

Yarıyıl Aktiviteleri Sayı Katkı Payı %
Katılım
15
Laboratuvar / Uygulama
5
20
Arazi Çalışması
Küçük Sınav / Stüdyo Kritiği
2
10
Portfolyo
Ödev
-
-
Sunum / Jüri Önünde Sunum
1
10
Proje
-
-
Seminer/Çalıştay
Sözlü Sınav
Ara Sınav
1
20
Final Sınavı
1
40
Toplam

Yarıyıl İçi Çalışmalarının Başarı Notuna Katkısı
60
Yarıyıl Sonu Çalışmalarının Başarı Notuna Katkısı
40
Toplam

AKTS / İŞ YÜKÜ TABLOSU

Yarıyıl Aktiviteleri Sayı Süre (Saat) İş Yükü
Teorik Ders Saati
(Sınav haftası dahildir: 16 x teorik ders saati)
16
2
32
Laboratuvar / Uygulama Ders Saati
(Sınav haftası dahildir. 16 x uygulama/lab ders saati)
16
2
32
Sınıf Dışı Ders Çalışması
16
5
80
Arazi Çalışması
0
Küçük Sınav / Stüdyo Kritiği
2
2
4
Portfolyo
0
Ödev
-
-
0
Sunum / Jüri Önünde Sunum
1
10
10
Proje
-
-
0
Seminer/Çalıştay
0
Sözlü Sınav
0
Ara Sınavlar
1
10
10
Final Sınavı
1
10
10
    Toplam
178

 

DERSİN ÖĞRENME ÇIKTILARININ PROGRAM YETERLİLİKLERİ İLE İLİŞKİSİ

#
Program Yeterlilikleri / Çıktıları
* Katkı Düzeyi
1
2
3
4
5
1

Matematik, fen bilimleri ve Elektrik-Elektronik Mühendisliği konularında yeterli bilgi sahibidir; bu alanlardaki kuramsal ve uygulamalı bilgileri, karmaşık mühendislik problemlerinde kullanır.

X
2

Karmaşık Elektrik-Elektronik Mühendisliği problemlerini saptar, tanımlar, formüle eder ve çözer; bu amaca uygun analiz ve modelleme yöntemlerini seçer ve uygular.

X
3

Karmaşık bir sistemi, süreci, cihazı veya ürünü gerçekçi kısıtlar ve koşullar altında, belirli gereksinimleri karşılayacak şekilde tasarlar; bu amaçla modern tasarım yöntemlerini uygular. (Gerçekçi kısıtlar ve koşullar tasarımın niteliğine göre, ekonomi, çevre sorunları, sürdürülebilirlik, üretilebilirlik, etik, sağlık, güvenlik, sosyal ve politik sorunlar gibi ögeleri içerirler.)

X
4

Elektrik-Elektronik Mühendisliği uygulamalarında karşılaşılan karmaşık problemlerin analizi ve çözümü için gerekli olan modern teknik ve araçları geliştirir, seçer ve kullanır

X
5

Karmaşık Elektrik-Elektronik Mühendisliği problemlerinin veya araştırma konularının incelenmesi için deney tasarlar, deney yapar, veri toplar, sonuçları analiz eder ve yorumlar.

X
6

Elektrik-Elektronik Mühendisliği disiplini içinde ve çok disiplinli takımlarda etkin biçimde çalışır; bireysel çalışma sergiler.

X
7

Türkçe sözlü ve yazılı etkin iletişim kurar; etkin rapor yazar ve yazılı raporları anlar, tasarım ve üretim raporları hazırlar, etkin sunum yapar, açık ve anlaşılır talimat verir ve alır.

8

Elektrik-Elektronik Mühendisliği uygulamalarının evrensel ve toplumsal boyutlarda sağlık, çevre ve güvenlik üzerindeki etkileri ve çağın mühendislik alanına yansıyan sorunları ve mühendislik çözümlerinin hukuksal sonuçları konularında bilgi sahibidir.

X
9

Etik ilkelerine uygun davranma, mesleki ve etik sorumluluk bilinci; mühendislik uygulamalarında kullanılan standartlar hakkında bilgi sahibidir

X
10

Proje yönetimi, risk yönetimi ve değişiklik yönetimi gibi, iş hayatındaki uygulamalar hakkında bilgi sahibidir; girişimcilik, yenilikçilik hakkında bilinçlidir; sürdürülebilir kalkınma hakkında bilgi sahibidir.

X
11

Bir yabancı dili kullanarak Elektrik-Elektronik Mühendisliği ile ilişkili konularda, bilgi toplar ve meslektaşları ile iletişim kurar. ("European Language Portfolio Global Scale", Level B1)

X
12

İkinci yabancı dili orta düzeyde kullanır.

13

Yaşam boyu öğrenmenin gerekliliği bilincindedir; bilgiye erişir, bilim ve teknolojideki gelişmeleri izler ve kendini sürekli yeniler; insanlık tarihi boyunca oluşan bilgi birikimini Elektrik-Elektronik Mühendisliği alanıyla ilişkilendirir.

X

*1 Lowest, 2 Low, 3 Average, 4 High, 5 Highest

 


İzmir Ekonomi Üniversitesi
izto logo
İzmir Ticaret Odası Eğitim ve Sağlık Vakfı
kuruluşudur.
ieu logo

Sakarya Caddesi No:156
35330 Balçova - İzmir / TÜRKİYE

kampus izmir

Bizi Takip edin

İEU © Tüm hakları saklıdır.